--- Intro ---
這篇是將 VHDL 導入到 Verilog 的方法
重點在interface(shell)的建立
環境: Linux - CentOS release 4.6 (Final)
Cadence tools: ncvhdl, ncvlog, ncelab, ncsim
setenv DISPLAY [your_id_address]:0.0 xclock[your_id_address] eg. 140.114.11.22 輸入xclock 後, 應該就會有畫面出現在你的電腦了
-vm C:/Program Files/Java/jdk1.6.0_45/bin/javaw.exe
<meta http-equiv="Content-Type" content="text/html; charset=utf-8" />若用 JSP 可在檔頭加
<%@ page language="java" contentType="text/html; charset=utf-8" pageEncoding="utf-8"%>若用 PHP 可在檔頭加
<?php
header("Content-Type:text/html; charset=utf-8");
?>
雖然這3者意義相同ALTER TABLE foo RENAME TO foo_backup再將 建立一個 foo table 符合你要的欄位
classTABLE foo foo_backup