Simple Memory Subsystem Simulation and Implement

Last Update: 2015/08/10 12:10+08

Intro

以Proj1-GSIM為基礎，將其加上AXI interface。這邊，我們以wrapper的概念實作，新建一個GSIM_axi_wrapper (GAW) module，將GSIM包起來，由GAW代為處理與GSIM的I/O，及AXI interface的溝通。GAW為Slave介面，也就是需要其它Master處理GAW與DDR3之間的通訊，因此我們將test bench (sim_tb_top.v)當作Master(假的processor)，代為處理

Gauss-Seidel Iteration Machine

Last Update: 2015/08/10 12:04+08

Intro

一個解線性聯立方程式 Ax=b 的電路。該電路將A視為一固定矩陣，b為輸入，此電路要將x算出。電路以Finite State Machine設計，配合Gauss-Seidel手法求解