Verilog - UART Simple Send / Receive

Last Update: 2014/10/29 00:24+08
Type: Note



看到 embecosm/chiphack 寫的 UART transmit
使用 除頻器 和 Finite State Machine 完成 UART 的發送
很不錯的練習題

他的github裡有 uart.v
但主要部份沒填, 只有FSM的架構


可以思考一下除頻器的運作, 填上適當的counter數
還有 UART 10-bit 一組, start-bit=0 + 8-bit data + end-bit=1

這是改完 測試通過的檔案 DE0_NANO_UART_Send.v


接著做 Receive: DE0_NANO_UART.v
PC端 C#測試代碼: DE0_NANO_UART.cs